

Zusammenfassung TI I

Boole'sche Algebra:

$$\begin{array}{ll}
 A \cdot B = B \cdot A & A+B = B+A \\
 A \cdot (B \cdot C) = (A \cdot B) \cdot C & A+(B+C) = (A+B)+C \\
 A \cdot (B+C) = A \cdot B + A \cdot C & A+B \cdot C = (A+B) \cdot (A+C) \\
 A \cdot 1 = A & A+0 = A \\
 A \cdot 0 = 0 & A+\bar{A} = 1 \\
 A \cdot A = A & A+A = A \\
 A \cdot 0 = 0 & A+1 = 1 \\
 A \cdot (A+B) = A & A+(A \cdot B) = A \\
 \bar{\bar{A}} = A & \\
 \overline{A \cdot B} = \bar{A} + \bar{B} & \overline{A+B} = \bar{A} \cdot \bar{B}
 \end{array}$$

DNF / KNF:

allg. Form: DNF: $y = a_0 \bar{x}_3 \bar{x}_2 \bar{x}_1 + a_1 \bar{x}_3 \bar{x}_2 x_1 + \dots + a_7 x_3 x_2 x_1$
 KNF: $y = (a_0 + x_3 + x_2 + x_1) \cdot (a_1 + x_3 + x_2 \bar{x}_1) \cdot \dots \cdot (a_7 + \bar{x}_3 + \bar{x}_2 + \bar{x}_1)$

Minimierungsverfahren: (McCluskey)

- (i) Aufstellen des DNF
- (ii) Bestimmung d. Primeurme: Aufteilung in Klassen K_i ($i \equiv$ Anzahl d. nichtnegierten Variablen)
 \hookrightarrow Zusammenfassung v. Termen aus benachbarten Klassen
- (iii) Bestimmung d. wesentlichen Primeurme: \rightarrow Primeurme, das einen Minterm exklusiv abdeckt
- (iv) Bestimmung d. Restmatrix, bestehend aus allen nicht wesentlichen Primeurmen und Mintermen, die nicht von Primeurmen abgedeckt werden


Schaltalgebraische Gleichungen:

allg. Form: $f_1(A_1, \dots, A_n; x_1, \dots, x_k) = g_1(A_1, \dots, A_n; x_1, \dots, x_k)$
 \vdots
 $f_n(\dots) = g_n(\dots)$ \rightarrow Systematisches Prüfen aller Möglichkeiten

- Lösungsausdruck: (1) es ex. genau ein Lsg.-Vektor + dessen Minterm
 (2) mehrere Lsg. \rightarrow Freiheitsgrade
 (3) keine Lsg. \rightarrow Verträglichkeitsbedingung: $\sum_{j=1}^m m_j = 0$


Flip-Flops:

Arten: Latch (Taktgesteuert): (i) SR-Latch




(ii) D-Latch: \downarrow $(clk=1 \rightarrow Q=D)$
 $clk=0 \rightarrow Q=D$ (Haltende Ebene)

• Master-Slave-FF:



\hookrightarrow Aufbau allg. synchr. Schaltwerke möglich



• Taktflankengesteuertes FF: \downarrow Wie M.-S.-FF, nur bei "steigender" Taktflanke


~~entworfene FF (D, SR, JK, T)~~

Charakterist.

Schaltfkt.:
 • D-FF: $Q^{n+1} = D^n$
 • SR-FF: $Q^{n+1} = (S + \bar{R}Q)^n$
 • T-FF: $Q^{n+1} = (\bar{T}Q + T\bar{Q})^n$

• JK-FF: $Q^{n+1} = (J\bar{Q} + \bar{K}Q)^n$... wie SR-FF mit Toggle-Fkt.
 • Enable-D-FF: $Q^{n+1} = (E0 + \bar{E}Q)^n$

Automatentheorie:




Übergangsfkt: $f: M_x \times M_q \rightarrow M_q$

Ausgangsfkt: $g: M_x \times M_q \rightarrow M_y$ (Mealy)

$g: M_q \rightarrow M_y$ (Moore)

Mealy:



(fällt weg bei Moore)

Entwurf sequentieller

Mehrwerte:

- Kombinator. Netzwerk $\hat{=}$ Rückkopplungsfrei digitale Schaltung ohne Speicherelemente
- Sequentielles Netzwerk $\hat{=}$ Digitale Schaltung mit Speicherelementen
- Schaltungstechnische Realisierung:
 - Eingangs-/Ausgangsvariablen, Zustände: binär codierte Boolesche Vektoren
 - Übergangsfkt.: $Q^{n+1} = f(X^n, Q^n)$

$\xrightarrow{Q^{n+1}=0}$

$\xrightarrow{\text{Speicher-
netzwerk
(k D-FF)}}$

 $\xrightarrow{D^n = f(X^n, Q^n)}$

$\xrightarrow{\text{kombinat.
Netzwerk}}$
 - Ausgangsfkt.: rein kombinatorisches Netzwerk

- Systemat. Verfahren:

- (i) Zustandsübergangsdiagramm
 - (ii) Zustandsreduktion (Soweit möglich)
 - (iii) Codierung d. Zeichen/Zustände
 - (iv) Erweiterte Zustandsübergangstabelle
 - (v) Aufstellen d. Problemfkt.

- (vi) Wahl d. Speicherelemente
 - (vii) Bestimmung d. Eingangsfkt.
 - (viii) Bestimmung d. Ausgangsfkt.
 - (ix) Schaltplan!

Zahlensysteme &

-darstellungen

- Stellenwertsystem: $N_z = \sum_{i=0}^{n-1} a_i \cdot z^i$ mit: $a_i \in (0, 1, \dots, z-1)$; $z \hat{=}$ ganzzahlige Basis; $n \hat{=}$ Stellenzahl; $N_z \hat{=}$ Wert
- z-Komplement: $K_z = z^n - |N_z| = \sum_{i=0}^{n-1} ((z-1-a_i) \cdot z^i) + 1$ (VZ-behaftete und VZ-lose Zahlen in "Zweierkomplement-arithmetik" einheitlich betrachtet werden)

- Wertebereich: VZ-lose: $0 \leq x \leq z^n - 1$

Überschreitung d. Wertebereichs: Übertrag $C = c_n$ (aus höchstwertiger Stelle $n-1$)

VZ-behaftet: Überlauf $V = c_{n-1} \oplus c_n$ (auch bei Subtraktion)

geschlossene Darstellung: $a = -a_{n-1} \cdot 2^{n-1} + \sum_{i=0}^{n-2} a_i \cdot 2^i$

VZ-richtige Erweiterung: VZ-Bit kopieren

Stellenzahl:

$$[a_1, a_2]$$

$$m = \lceil \ln(a_2 - a_1) \rceil$$


- Gebrochene Zahlen: ~~Problemlösung~~

Festkommazahlen: analog wie oben: $x = \sum_{i=-m}^n a_i \cdot z^i$

Fließkommadarstellung: $x = a \cdot 2^e = (1+f)2^e$ mit a ... normierte Mantisse, $1 \leq a < 2$

f ... Fraction, $0 \leq f < 1$

e ... Exponent, ganzzahlig



Single Precision: $B = 127$

$p = 23$

$k = 8$

double precision: $B = 1023$

$p = 53$

$k = 11$

Codierung: f codiert als Festkommazahl mit 0 Vor- und m Nachkommastellen


"w" e wird "Bias" B (offset) addiert, s.d. $e+B > 0$

Codierung d. Exponenten mit Bias als VZ-lose Binärzahl mit k Stellen (i.d.R.: $B = 2^{k-1} - 1$)

ALU

Arithmetiker:

Halbaddierer:




$$s = x \oplus y$$

$$c = x \cdot y$$


$(t = 2 \tau)$ ~~analog~~

Ripple-Carry:



$$t_{min} = 2\tau \quad t_{max} = n \cdot 2\tau$$

Volladdierer:



$$s = \bar{x}\bar{y}c_{in} + \bar{x}y\bar{c}_{in} + x\bar{y}c_{in} + xy\bar{c}_{in}$$

$$c_{out} = \bar{y}c_{in} + x \cdot c_{in} + xy$$

$t = 2\tau$

Carry-Look-Ahead:

2 Fälle: $x_i \equiv y_i \Rightarrow c_{i+1}$ unabh. von c_i
 (ii) $x_i \neq y_i \Rightarrow c_{i+1} = \begin{cases} 1 & \text{wenn } x_i y_i = 1 \\ c_i & \text{wenn } x_i \oplus y_i = 1 \\ 0 & \text{sonst} \end{cases}$

$$\rightarrow c_{i+1} = G_i + P_i \cdot c_i \quad \text{mit } G_i = x_i y_i$$


$$P_i = x_i \oplus y_i$$

ALU : Einstufige Logikfunktion

a	b	$\psi(a,b)$
0	0	0 (Multiplik.)
0	1	\bar{x} (Inversion)
1	0	x (Identität)
1	1	1 (Einsatz)

Arithmet. Einheit:
(AU)

a	b	c	$\psi(a,b,c)$	arithmet. Interpretation
0	0	0	0	x
0	0	1	0	x+1
0	1	0	\bar{y}_i	x-y-1
0	1	1	\bar{y}_i	x-y
1	0	0	y_i	x+y
1	0	1	y_i	x+y+1
1	1	0	1	x-1
1	1	1	1	x



Arithmet.-log. Einheit:
(ALU)

d	b	a	Fkt.
0	0	0	x OR y
0	0	1	x XOR y
0	1	0	x AND y
0	1	1	NOT x
1	0	0	x+c
1	0	1	x+y+c
1	1	0	x-y-c
1	1	1	x-c



(Ansatz: ~~Arithmet. Log. Einheit~~ weiche Steuerleitung
parametr. Vorkomparatorschaltung vor Eingang x $\rightarrow \psi(x)$)

Booth: z.B. 0101101 mit $d_k = -2a_{2k+1} + \bar{a}_{2k} + a_{2k-1}$

dam: $01101_2 = 12-11_{\text{Booth}}$ mit $d_k = \begin{cases} 0 \dots \text{min} \\ \pm 1 \dots \text{steuernrichtige} \text{ add.} \\ \pm 2 \dots 1 \text{ Stelle links x} \end{cases}$
benötigt: um 2 schieben!

Multiplikator-8
Dividierwerk

Parallel-Multiplikationswerk:



MD... Multiplikand-Register (unverändert)
MR... Multiplikator-Register (niederrangige n bit d. Erg.)
AC... Akkumulator-Register (höherwertige n bit x.)

(auch rein kombinatorisch möglich)

V2-behaftete Multiplikation:


- V2-nichtige Erweiterung
- höchstwertiges Teilprodukt: negieren!

Dividierwerk: \rightarrow Restoring - Algorithmus
 \rightarrow Nonrestoring - x. (175 ff.)


Elemente & Mechanismen

1. Register-Transfer-Ebene

Hardware-Entwurfsebenen:



Arithmet.:




Ebene	Schaltkreis	Gatter-/Logik	RT	Microprogramm	Assembler
Elemente	Diode, Transistor, ...	Gatter, FF	Datentore, Multiplexer, ALU's, Steuerwerke, ...	Register, Datenpfade, Operatoren	Register, Speicherzellen
Zeiteinheiten	ns, ps	Gatterlaufzeiten	Taktperiode	Taktperiode	mehrere Taktperioden (durchschnittl.)
Informations-einheit	Spannung / Strom	Bits	Worte	Worte	Worte
Strukturbeschreibung	Schaltplan, Chiplayout	Schaltplan, Netlist	Blockschaltbild, VHDL	Blockschaltbild, VHDL	Programmierschema, Speichermodell
Verhaltens-beschreibung	mathematisch, z.B. Dgl.	Schaltalgebraische Gleichungen	Envtl. Automaten, Ablaufdiagramme, Microprogramm, VHDL	Microcode-Assembler-Sprache	Assembler-Sprache
Methoden	Maschen-/Knotenanalyse, Graphentheorie, ...	Axiome/Sätze d. Schaltalgebra, rechnergestützte Optimierungsverfahren	Entwurf digitaler Systeme, VHDL	Microcode-Programmierung	Assembler-Programmierung

Elemente d. RT-Ebene:

- Zusammenfassung Boolescher Größen \rightarrow Boolesche Kalkül
- Daten- & Steuersignale (bei Steuersignalen: (i) Festverdrahtete Steuerwerke (ii) Microprogrammierte Steuerwerke)

Datenbusse:




- $G=0$: Ausgänge werden physikal. von Eingängen getrennt
- $G=1$: Ausgänge werden mit Eingängen verbunden

Datensteuerelemente:


(Multiplizierer)

dient dazu, in Abhängigkeit von einem/mehreren Auswahl-eingängen einen von mehreren Eingangsbussen auf die Ausgangsbusse durchzuschalten



Register:


- Speicher-elemente
- Steuerbar / nicht-steuerbar (enable-flag)




- z.B.

Kombinatorische Schiebe-/Rotierwerke:

(i) Festverdrahtete Schiebe- und Rotierwerke:



(ii) Einstellbare Schiebe-/Rotierwerke:
(ist Anzahl d. Stellen, um die geschoben wird, einstellbar: Barrel-Shiftor)



mod	dir	Fkt.
0	0	links schieben
0	1	rechts "
1	0	links rotieren
1	1	rechts "


Arithmet. Elemente:

Addition, Subtraktion, ...




Decoder/Encoder:

$k \geq m$: Dekoder
 $k < m$: Encoder



Microprogrammierung:

Festverdrahtetes Steuerwerk:




Q : Register aus k D-FF
 Y : Register aus m FF
 $KN: Q^{n+1} = DQ^n = f(X^n, Q^n)$
 $Y^{m+1} = D_Y^n = g(X^n, Q^n)$

Lookup-Table

Eigenschaften: Funktionalität fest verdrahtet (\rightarrow nicht programmierbar)

Einfaches mikroprog. Steuerwerk:



Q : S.O.
 Y : S.O.
Speicher: 2^k Adressbits
 2^m Worte à m Bits
Eigenschaften:
- für sog. X_i & Q_j sind $f(X_i, Q_j)$ und $g(X_i, Q_j)$ im Speicher an Adresse (X_i, Q_j) abgespeichert
- Speicherinhalt und somit Fkt. kann geändert werden
- Speicherorganisation: $2^{(2k)} (m+k)$

Möglichkeiten zur Steuersignalcodierung:

- Microoperation: elementare 1-Takt-Operation
- Microbefehl: Microoperation, die parallel in 1 Takt ausgeführt werden
- Microcodewort: Codierung d. Microbefehls
- Microprogramm: Sequenz an Microbefehlen

Horizontaler Microcode:

- jeder Bit $\hat{=}$ 1 Steuerleitung
- Microoperation eines Microbefehls werden parallel ausgeführt / horizontal codiert
- \rightarrow sehr breite Codewörter

Vertikaler Microcode:

Vertikaler Microcode:

- Mikrocode realisiert nur eine Mikrooperation oder eine Kombination von mehreren abh. Mikrooperationen
- Steuersignale werden durch Codierung d. Mikrocodeworts erzeugt (\Rightarrow Decoder notwendig)
- eingeschränkte Parallelisierung: Mikrooperationen werden sequentiell ausgeführt
- kurze Mikrocodewörter

Horizontaler Microcode:

- Gruppen sich gegenseitig ausschließendes Mikrooperationen werden vertikal codiert
- Diese Gruppen und restl. Mikrooperationen werden horizontal codiert
- \hookrightarrow Eliminieren unnötiger Freitaktzyklen
- \hookrightarrow Reduktion d. Codewortlänge

Möglichkeiten zur Ablaufsteuerung:

Problem: • Bei Steuerung komplexer digitaler Systeme (z.B. Mikroprozessoren) werden große Mikrocode Speicher benötigt

Multiplizieren d. Eingangssignale:

- weniger mögliche Folgezustände
- \hookrightarrow drastische Reduzierung d. Speicherplatzbedarfs

Erweiterungen:

- zusätzl. Eingänge mit konstant 1 und 0 \rightarrow unbedingte Folgeadresse
- Vermischung von r Multiplizieren
- Bedingungsdecoder (anstatt Multiplizieren)

Automat. Ermittlung sequenzieller Folgeadressen:

- Halbierung d. Speicherbedarfs (-1 Adressbit)
- Wahl zw. automat. inkrementierter Adresse und explizitem Sprungziel abhängig von ausgewähltem Eingangssignal

Vermischung eines Auswahl-felds:

- Auswahlfeld entscheidet, wie das restl. Speicherwort interpretiert wird (Folgeadresse oder Steuersignale)

Weitere Möglichkeiten:

- Zähler für Schritte im Mikrocode
- Flut-Blöcke zur Realisierung von Mikrocode-Untersubprogrammen (Stack)
- Mgl. zum Aufruf von Mikroprogrammen von außen
- Segmentierung d. Mikroprogramm-Speicherung

Microprogrammierter Prozessor:



Speicher:

- enthält Programmcode (Besteht aus Maschinenbefehlen) und Daten

Befehlsregister (IR):

- wird mikroprogrammgesteuert jeweils mit dem nächsten auszuführenden Maschinenbefehl geladen

Befehlsdecoder:

- ermittelt aus dem Code d. Maschinenbefehls die Startadresse d. zugehörigen Mikroprogramms im Speicher

Sequenzwerk:

- führt Mikroprogramm an der vom Befehlsdecoder angegebenen Startadresse Schritt für Schritt aus
- Mikroprogramm ist verantwortlich dafür, dass nächster Maschinenbefehl am Ende geladen & decodiert wird

Assemblierphase


Programmiersatz (ISA):

Umfasst den Befehlsatz und alle Elemente, auf die Programmierer mit Hilfe von Befehlen zugreifen kann (Register innerhalb d. Prozessors (Registersatz) und Speicherorte in einem externen Speicher (Speichersatz))

(Mikroarchitektur beschreibt im Gegensatz zur ISA die tatsächliche Implementierung auf d. RT-Ebene)

Registersatz:

Esp.:



- R_i ... Allgemeines Register i=0, ..., 7
- PC ... Program Counter
- SP ... Stack Pointer
- SR ... Status Register

Befehlstypen

Typ	Art	Bsp.
Datenübertragungsbefehle	Speicher \leftrightarrow Reg. Reg. \leftrightarrow Reg. Speicher \leftrightarrow Speicher	MOVE
Datenverarbeitungsbefehle	arithmet. Befehle log. Befehle Schichten-/Rotationsbefehle	ADD AND LSL
Programmsteuerbefehle	beding. Verzweigung unbeding. " Unterprogrammaufruf -ende	BEQ BRA BSR RTS

Adressierungsarten: z.B.

- unmittelbar: Operand ist Konstante; in Befehl enthalten
- direkt: Befehl enthält Adresse d. Speicherstelle d. Operanden
- indirekt: Adresse wird indirekt ermittelt (z.B. über Register)


Codierung v. Befehlen: Voll-/Ein-/Zwei-/Drei-Adressmaschine: # gibt die Anzahl d. Operanden an, die ein Befehl adressieren kann, an

Bsp. eines mikroprogrammierten Prozessors

Spezifikation eines Minimalprozessors:

- Akkumulatorbasiert (\Rightarrow Einadressmaschine)
- 16 Bit Wortbreite
- 2^{16} Worte; Adressraum (\$0000...\$FFFF) \Rightarrow 64KByte
- Adressierungsarten: Unmittelbar & direkt

Implementierung des Minimalprozessors:



Nachteile:

- Ausblick: Einschränkungen:
- pro Befehl nur ein ext. Operand mackbar
 - \hookrightarrow viele Befehle
 - \hookrightarrow hoher Speicherbedarf
 - \hookrightarrow lange Programmlaufzeit
 - nur ein Wert im Prozessor speicherbar (PC)
 - \hookrightarrow Operanden müssen im Speicher abgelegt werden, dadurch großer Overhead durch Abspeichern und Laden des Akkumulators
 - nur feste, absolute Adresse möglich
 - \hookrightarrow kein Zugriff auf Feichinhalt
 - \hookrightarrow Relativierung von Unterprogrammen nicht möglich

\rightarrow Erreichung:
 • Zweiadressmaschine
 • Interne Registerdatei
 • indirekte Adressierung

}
 Modellprozessor

Assemblerprogrammierung

Programmierschema eines Modellprozessors (CISC):

Speichermodell

- Datenbus = 16 Bit = Adressbus
 - \hookrightarrow Maschineworte und Adressen umfassen 16 Bit
- auch auf einzelne Bytes zugreifbar
- max. Speicherbereich: 2^{16} Byte = 64KByte (beschränkt durch # Adressleitungen)
- MSB first
- Einheitsgröße über spez. Speicheradressen (memory mapped I/O)

Registermodell

- 4 Datenregister
- 4 Adressregister
- PC
- SR